Docket No.: 67161-081

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Fumitoshi YAMAMOTO, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: August 18, 2003 : Examiner:

For: SEMICONDUCTOR DEVICE WITH SURGE PROTECTION CIRCUIT

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. JP2002-368456, Filed on December 19, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

Seve Z. Rubinan

Gene Z. Rubinson Registration No. 33,351

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 GZR:gav Facsimile: (202) 756-8087

Date: August 18, 2003

67161-081 Fumitoshi, YAMAMOTO, et al. August 18, 2003

日本国特許庁

JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月19日

出 願 番 号

Application Number:

特願2002-368456

[ST.10/C]:

[JP2002-368456]

出 願 人
Applicant(s):

三菱電機株式会社協栄産業株式会社

2003年 1月24日

特許庁長官 Commissioner, Japan Patent Office 大和信一路一

【書類名】 特許願

【整理番号】 540753JP01

【提出日】 平成14年12月19日

【あて先】 特許庁長官殿

【国際特許分類】 H02H 7/20

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 山本 文寿

【発明者】

【住所又は居所】 東京都渋谷区松濤二丁目20番4号 協栄産業株式会社

内

【氏名】 村井 保文

【発明者】

【住所又は居所】 兵庫県伊丹市瑞原四丁目1番地 菱電セミコンダクタシ

ステムエンジニアリング株式会社内

【氏名】 古谷 啓一

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【特許出願人】

【識別番号】 000162320

【氏名又は名称】 協栄産業株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】

100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】

008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であって、

前記第1のトランジスタのベースの一番狭い領域が前記第2のトランジスタのベースの一番狭い領域とは異なる幅を有する構成により、前記第1のトランジスタが前記第2のトランジスタよりも降伏しやすくなるように構成された、半導体装置。

【請求項2】 前記第1のトランジスタの前記ベースとして機能する領域は、前記第2のトランジスタの前記ベースとして機能する領域とは異なる不純物濃度を有する構成により、前記第1のトランジスタが前記第2のトランジスタよりも降伏しやすくなるように構成された、請求項1に記載の半導体装置。

【請求項3】 前記第1のトランジスタの前記ベースの一番狭い領域は、前 記第2のトランジスタの前記ベースの一番狭い領域よりも狭いことを特徴とする 、請求項1または2に記載の半導体装置。

【請求項4】 前記サージ保護回路は、前記第1のトランジスタのコレクタと前記第2のトランジスタのコレクタとが前記信号入力端子に電気的に接続されており、前記第1のトランジスタの前記ベースと前記第2のトランジスタの前記ベースとは互いに同じ導電型に形成されていて、かつ互いに電気的に接続されており、前記第1のトランジスタのエミッタは、前記第1のトランジスタの前記ベースおよび前記第2のトランジスタの前記ベースとに電気的に接続されていることを特徴とする、請求項1から3のいずれかに記載の半導体装置。

【請求項5】 前記第1のトランジスタの前記ベースとなる不純物拡散領域と、前記第2のトランジスタの前記ベースとなる不純物拡散領域とは、互いに異なる不純物拡散領域よりなっており、かつ互いに電気的に接続されていることを特徴とする、請求項4に記載の半導体装置。

【請求項6】 前記第1のトランジスタの前記ベースと、前記第2のトランジスタの前記ベースとは同一の不純物拡散領域よりなっていることを特徴とする

、請求項4に記載の半導体装置。

【請求項7】 前記サージ保護回路は、さらに抵抗素子を有し、前記第2のトランジスタのエミッタと前記抵抗素子の一方とが前記信号入力端子に電気的に接続されており、前記第1のトランジスタの前記ベースと前記第2のトランジスタのコレクタとは互いに同じ導電型に形成されていて、かつ互いに電気的に接続されており、前記第1のトランジスタのエミッタは、前記第1のトランジスタの前記ベースおよび前記第2のトランジスタの前記コレクタとに電気的に接続されており、前記第1のトランジスタのコレクタは、前記第2のトランジスタの前記ベースおよび前記抵抗素子の他方と電気的に接続されていることを特徴とする、請求項1から3のいずれかに記載の半導体装置。

【請求項8】 前記第1のトランジスタの前記ベースと前記第2のトランジスタの前記コレクタとが同一の不純物拡散領域により構成されていることを特徴とする、請求項7に記載の半導体装置。

【請求項9】 前記第1および第2のトランジスタが形成されるエピタキシャル層とは電気的に分離されたエピタキシャル層に、前記第1のトランジスタの前記エミッタおよび前記ベースと前記第2のトランジスタの前記コレクタとが電気的に接続されていることを特徴とする、請求項7または8に記載の半導体装置

【請求項10】 前記第2のトランジスタの前記エミッタは、第1のエミッタ不純物拡散領域と第2のエミッタ不純物拡散領域とを有し、前記第2のエミッタ不純物拡散領域は前記第1のエミッタ不純物拡散領域の周囲を取り囲んでおり、かつ前記第2のトランジスタの前記ベースを構成するベース不純物拡散領域とpn接合を構成していることを特徴とする、請求項7から9のいずれかに記載の半導体装置。

【請求項11】 エピタキシャル層内の前記第1のトランジスタと前記第2のトランジスタとが形成される領域の側部および下部を取り囲むように前記エピタキシャル層よりも高い不純物濃度を有する高濃度不純物拡散領域が形成されていることを特徴とする、請求項7から10のいずれかに記載の半導体装置。

【請求項12】 前記抵抗素子を構成する抵抗用不純物拡散領域は、前記第

1 および第2のトランジスタが形成されるエピタキシャル層内に形成されており、かつ前記抵抗用不純物拡散領域は逆導電型の抵抗分離用不純物拡散領域により周囲を覆われていることを特徴とする、請求項6から11のいずれかに記載の半導体装置。

【請求項13】 前記抵抗素子は、半導体基板の表面より上に形成された導電層であることを特徴とする、請求項6から11のいずれかに記載の半導体装置

【請求項14】 前記サージ保護回路は、さらに抵抗素子を有し、前記第2のトランジスタのエミッタと前記抵抗素子の一方とが前記信号入力端子に電気的に接続されており、前記第1のトランジスタの前記ベースと前記第2のトランジスタの前記ベースとは互いに同じ導電型に形成されていて、かつ互いに電気的に接続されており、前記第1のトランジスタのエミッタは、前記第1のトランジスタの前記ベースおよび前記抵抗素子の他方とに電気的に接続されており、前記第1のトランジスタのコレクタは、前記第2のトランジスタのコレクタと電気的に接続されていることを特徴とする、請求項1から3のいずれかに記載の半導体装置。

【請求項15】 前記半導体装置は、主表面を有する半導体基板と、前記半導体基板の主表面に形成されたフィールド酸化膜とを備え、前記第1のトランジスタの前記エミッタと前記コレクタとは、互いに前記フィールド酸化膜をはさむように前記半導体基板の主表面に形成されていることを特徴とする、請求項14に記載の半導体装置。

【請求項16】 前記半導体装置は、主表面に第1導電型のエピタキシャル層を有する半導体基板を備え、前記第1のトランジスタの前記ベースは、前記第1のトランジスタの前記エミッタの周囲を取り囲み、かつ前記エピタキシャル層よりも高い不純物濃度を有する第1導電型の第1拡散領域を有しており、かつ前記第2のトランジスタの前記コレクタは、第2導電型の第2拡散領域を有していて、前記第1拡散領域と前記第2拡散領域とは、前記エピタキシャル層内の主表面に互いに隣接していることを特徴とする、請求項14または15に記載の半導体装置。

【請求項17】 信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であって

前記第1のトランジスタのベースとして機能する領域が前記第2のトランジスタのベースとして機能する領域とは異なる不純物濃度を有する構成により、前記第1のトランジスタが前記第2のトランジスタよりも降伏しやすくなるように構成された、半導体装置。

【請求項18】 前記第1のトランジスタの前記ベースとして機能する領域は、前記第2のトランジスタの前記ベースとして機能する領域よりも不純物濃度が高いことを特徴とする、請求項17に記載の半導体装置。

【請求項19】 信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であって

主表面を有する半導体基板と、

前記半導体基板の主表面に形成されたフィールド酸化膜とを備え、

前記第1のトランジスタのエミッタと前記第2のトランジスタのコレクタとが 前記信号入力端子に電気的に接続されており、

前記第1のトランジスタのコレクタと前記第2のトランジスタのベースとは互 いに同じ導電型に形成されていて、かつ互いに電気的に接続されており、

前記第1のトランジスタのベースは、前記第1のトランジスタの前記エミッタ および前記第2のトランジスタの前記コレクタとに電気的に接続されており、

前記第1のトランジスタの前記エミッタと前記ベースとのpn接合部は前記フィールド酸化膜の一方端に接しており、かつ前記コレクタと前記ベースとのpn 接合部は前記フィールド酸化膜の他方端に接している、半導体装置。

【請求項20】 信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であって

主表面に第1導電型のエピタキシャル層を有する半導体基板を備え、

前記第1のトランジスタのエミッタと前記第2のトランジスタのコレクタとが

前記信号入力端子に電気的に接続されており、

前記第1のトランジスタのコレクタと前記第2のトランジスタのベースとは互いに同じ導電型に形成されていて、かつ互いに共通の第2導電型の第1拡散領域よりなっており、

前記第1のトランジスタのベースは、前記第1のトランジスタの前記エミッタ および前記第2のトランジスタの前記コレクタに電気的に接続されており、

前記第1のトランジスタのベースは、前記第1のトランジスタのエミッタの周囲を取り囲み、かつ前記エピタキシャル層よりも高い不純物濃度を有する第1導電型の第2拡散領域を有しており、

前記第1拡散領域と前記第2拡散領域とは、前記エピタキシャル層内の主表面 に互いに隣接している、半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、より特定的にはサージ保護回路を備えた半導体装置に関する。

[0002]

【従来の技術】

自動車、モーター、蛍光表示、オーディオ等やトランジスタ素子等よりなるIC(Integrated Circuit)を瞬間的に大きく増加した電流あるいは電圧(サージ)から保護するためのサージ保護回路として、様々なものが提案されてきた。従来のサージ保護回路は、たとえば特開昭58-74081号公報(特許文献1)に示されている。

[0003]

上記公報に開示された構成によれば、従来のサージ保護回路は横型pnpトランジスタと縦型npnトランジスタとを有している。横型pnpトランジスタのベースとエミッタと縦型npnトランジスタのコレクタとは各々が入力端子に電気的に接続されている。縦型npnトランジスタのコレクタと横型pnpトランジスタのベースとは同一のn型エピタキシャル層で形成されている。横型pnp

トランジスタのコレクタと縦型npnトランジスタのベースとは、上記n型エピタキシャル層内に形成された同一のp型不純物領域で形成されている。縦型npnトランジスタのエミッタは、上記p型不純物領域内に形成されたn型不純物領域で形成されている。

[0004]

続いて、上記公報に示すサージ保護回路の動作について説明する。入力端子にサージが印加されると、横型pnphランジスタにおいてコレクタ・ベース接合の空乏層がエミッタ・ベース接合の空乏層に到達し、パンチスルー降伏することによりエミッタからコレクタへ電流が流れる。この電流が縦型npnhランジスタのベース電流となり、縦型npnhランジスタが導通するため、入力端子に印加されたサージの電荷が縦型npnhランジスタのエミッタ側から放電される。

[0005]

また、上記以外のサージ保護回路は、たとえば特開平5-206385号公報 および特開昭56-19657号公報に開示されている(特許文献2、3参照)

[0006]

【特許文献1】

特開昭58-74081号公報

[0007]

【特許文献2】

特開平5-206385号公報

[0008]

【特許文献3】

特開昭 5 6 - 1 9 6 5 7 号公報

[0009]

【発明が解決しようとする課題】

上記公報に示すサージ保護回路が正常に動作するためには、横型pnpトランジスタが縦型npnトランジスタよりも低い電圧で降伏する必要がある。しかし、上記公報に示された構成では、横型pnpトランジスタの降伏する電圧(以下

、耐圧)が縦型 n p n トランジスタの耐圧よりも高くなる場合があり、このような場合には、サージ保護回路が正常に動作しないという問題があった。

[0010]

具体的には、上記公報に示すサージ保護回路においては、縦型npnトランジスタのベース領域と横型pnpトランジスタのコレクタ領域とは同一濃度の同一領域(つまり、同一のp型不純物領域)で形成されている。さらに、縦型npnトランジスタのコレクタ領域と横型pnpトランジスタのベース領域とは同一濃度の同一領域(つまり、同一のn型エピタキシャル層)で形成されている。したがって、横型pnpトランジスタのベース・コレクタの空乏層と縦型pnpトランジスタのベース・コレクタの空乏層とは同程度の厚さとなるので、アバランシェ降伏の起こりやすさが同程度であり、横型pnpトランジスタの耐圧と縦型npnトランジスタの耐圧とは同程度となっていた。このため、横型pnpトランジスタが縦型npnトランジスタよりも先に降伏することもあり、サージ保護回路の動作が不安定であった。

[0011]

したがって本発明の目的は、正常に動作するサージ保護回路を備える半導体装置を提供することである。

[0012]

【課題を解決するための手段】

本発明のサージ保護回路を備える半導体装置は、信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であって、第1のトランジスタのベースの一番狭い領域が第2のトランジスタのベースの一番狭い領域とは異なる幅を有する構成により、第1のトランジスタが第2のトランジスタよりも降伏しやすくなるように構成されている。

[0013]

なお、本明細書においてベースとして機能する領域とは、ベースを構成する不純物拡散領域のうち、エミッタを構成する不純物拡散領域およびコレクタを構成する不純物拡散領域の各々とpn接合を構成する不純物拡散領域のことである。

[0014]

【発明の実施の形態】

以下、本発明の実施の形態について図に基づいて説明する。

(実施の形態1)

図1は本発明の実施の形態1におけるサージ保護回路を示す回路図である。

[0015]

図1を参照して、サージ保護回路51は、npnトランジスタ32とnpnトランジスタ33とを備えている。npnトランジスタ32のコレクタおよびnpnトランジスタ33のコレクタは信号入力端子34および装置部分36に電気的に接続されている。npnトランジスタ32のベースとnpnトランジスタ33のベースとは互いに電気的に接続されている。npnトランジスタ32のエミッタは、npnトランジスタ32のベースおよびnpnトランジスタ33のベースの双方に電気的に接続されている。npnトランジスタ33のエミッタは接地電位35に電気的に接続されている。

[0016]

続いて、実施の形態1におけるサージ保護回路を備えた半導体装置の構成について説明する。

[0017]

図2は、本発明の実施の形態1におけるサージ保護回路を備えた半導体装置の 構成を概略的に示す平面図である。図3は図2のIII-II線に沿った断面 図である。

[0018]

図2および図3を参照して、半導体装置 61において、たとえばシリコン単結晶よりなる半導体基板 91の下部に p 領域 1 が形成されている。 p 領域 1 の上にな注入拡散により n + 拡散層 2 が形成されている。この n + 拡散層 2 の上に n エピタキシャル層 4 が形成されている。この n - エピタキシャル層 4 が形成されている。この n - エピタキシャル層 4 の周囲を取り囲むように、 p - 領域 1 上に p + 拡散層 3 a と p 型拡散層 6 a とが形成されている。

[0019]

このn⁺拡散層2およびn⁻エピタキシャル層4内には、サージ保護回路を構成するnpnトランジスタ32とnpnトランジスタ33とが形成されている。npnトランジスタ32とnpnトランジスタ33との各々は、エミッタ領域とベース領域とコレクタ領域とを有している。

[0020]

npnhランジスタ32において、コレクタ領域は、 n^+ 拡散層 2 と、 n^- エピタキシャル層 4 と、 n^- エピタキシャル層 4 内に形成された n^+ 拡散層 8 a とにより構成されている。ベース領域は、 n^- エピタキシャル層 4 内に形成された p^+ 拡散層 2 1 と、その p^+ 拡散層 2 1 内に形成された p^+ 拡散層 9 a とにより構成されている。エミッタ領域は、 p^+ 拡散層 2 1 内で p^+ 拡散層 9 a と隣接するように形成された p^+ 拡散層 8 b により構成されている。

[0021]

npnトランジスタ33において、コレクタ領域は、n⁻エピタキシャル層4とn⁺拡散層2とn⁺拡散層8aとで構成されており、npnトランジスタ32のコレクタと同一の不純物領域で構成されている。ベース領域は、n⁻エピタキシャル層4内に形成されたp型拡散層6bにより構成されている。エミッタ領域は、p型拡散層6b内に形成されたn⁺拡散層8cにより構成されている。

[0022]

npnhランジスタ32のベース領域である p^+ 拡散層21とnpnhランジスタ33のベース領域であるp型拡散層6bとは互い異なる不純物拡散領域よりなっており、かつ互いに電気的に接続されている。なお、幅t1は、npnhランジスタ33のベースであるp型拡散層6bの一番狭い領域の幅を示しており、たとえば n^+ 拡散層8cの真下に位置するp型拡散層6bの深さ方向の幅(深さ)を示している。また、幅t2は、npnhランジスタ32のベースである p^+ 拡散層21の一番狭い領域の幅を示しており、たとえば n^+ 拡散層8bの真下に位置する p^+ 拡散層21の深さ方向の幅(深さ)を示している。幅t2は幅t1よりも狭い。 p^+ 拡散層21はp型拡散層6bよりも不純物濃度が高い。

[0023]

なお、p⁺拡散層21がnpnトランジスタ32のベースとして機能する領域

であり、p型拡散層 6 bがnpnトランジスタ33のベースとして機能する領域である。

[0024]

また、p型拡散層 6 a、 6 b は、たとえば約 10^{13} 個/ cm^3 の不純物濃度となるようにB(ボロン)を n^- エピタキシャル層 4 に注入することにより形成されている。 p^+ 拡散層 2 1 は、たとえば n^- エピタキシャル層 4 とp 型拡散層 6 b との表面を数 1 0 n m熱酸化し、その表面にたとえば約 1 0 14個/ cm^3 オーダーの不純物濃度となるようにBを注入することにより形成されている。 n^+ 拡散層 8 b は、 p^+ 拡散層 2 1 の表面において、たとえば約 1 0 15個/ cm^3 の濃度となるようにAs(ヒ素)を注入することにより形成されている。 p^+ 拡散層 9 a は、 p^+ 拡散層 2 1 の表面において、たとえば約 1 0 15 個/ cm^3 の濃度となるようにBまたはBF2を注入することにより形成されている。

[0025]

また、 n^+ 拡散層 8 b が形成される工程と同一の工程により、 n^- エピタキシャル層 4 の表面および p 型拡散層 6 b の表面にそれぞれ n^+ 拡散層 8 a、8 c が形成されている。また、 p^+ 拡散層 9 a が形成される工程と同一の工程により、p 型拡散層 6 a の表面に p^+ 拡散層 9 b が形成されている。 n^+ 拡散層 8 a と、 p^+ 拡散層 2 1 および n^+ 拡散層 8 b および p^+ 拡散層 9 a および p 型拡散層 6 b と、 n^+ 拡散層 8 c と、 p^+ 拡散層 9 b とは、LOCOS (Local Oxidation of Silic on) 法により形成されたフィールド酸化膜 7 によって各々電気的に分離されている。

[0026]

拡散層 8 b b p^+ 拡散層 9 a b b c p^+ 拡散層 8 c b p^+ 拡散層 9 b b b m が電気的に接続されている。

[0027]

続いて、本実施の形態におけるサージ保護回路の動作について説明する。

図1を参照して、サージ電圧が信号入力端子34に印加されると、npnトランジスタ32のエミッタ・コレクタ間の電圧が上昇することにより、npnトランジスタ32が降伏する。npnトランジスタ32が降伏すると、npnトランジスタ33がONする。npnトランジスタ33がONする。npnトランジスタ33がONすると、信号入力端子34に印加されたサージ電圧はnpnトランジスタ33を介して接地電位35に開放される。これにより、装置部分36にサージ電圧が印可されることが防止される。

[0028]

続いて、トランジスタの降伏現象について説明する。トランジスタの降伏現象には大きく分けてアバランシェ降伏とパンチスルー降伏がある。アバランシェ降伏とは、大きな逆方向電圧が印加された場合に、空乏層内で生じた電子と正孔の対が電界で加速され、結晶を構成する電子と高速で衝突することによって、電子と正孔の対が指数関数的に増加して電流が流れる現象である。ここで、互いに接合するp型領域およびn型領域の濃度が高い場合には空乏層幅が小さくなり空乏層内の電界が大きくなるので、電子と正孔の対が増加しやすい。したがって、トランジスタにおいて、ベースとして機能する領域の濃度が高いほどアバランシェ降伏が起こりやすくなる。

[0029]

一方、パンチスルー降伏とは、特にベース領域の濃度が低いトランジスタに大きな逆方向電圧を加えた場合に、ベース・コレクタの空乏層が伸びて、エミッタ・ベース接合の空乏層に接触することで、電位の障壁が下がってエミッタから空 乏層を通って直接コレクタへ電子または正孔が流れ込み、電流が流れる現象である。

[0030]

本実施の形態においては、npnトランジスタ32のベースとなるp⁺拡散層

21の一番狭い領域の幅t2は、npnトランジスタ33のベースとなるp型拡 散領域6bの幅t1よりも狭い。これにより、npnトランジスタ32はnpn トランジスタ33よりもパンチスルー降伏しやすい構成を有している。

[0031]

また、本実施の形態においては、npnトランジスタ32のベースとして機能するp⁺拡散層21はnpnトランジスタ33のベースとして機能するp型拡散層6bよりも高い不純物濃度を有している。これにより、npnトランジスタ32はnpnトランジスタ33よりもアバランシェ降伏しやすい構成を有している

[0032]

このように本実施の形態では、npnトランジスタ32がnpnトランジスタ33より先に確実に降伏(アバランシェ降伏またはパンチスルー降伏)するように構成されているため、従来例のようにnpnトランジスタ33がnpnトランジスタ32よりも先に降伏するといった誤作動を防止することができる。つまり、npnトランジスタ32がnpnトランジスタ33よりも先に確実に降伏することで、npnトランジスタ33が確実にONし、それにより信号入力端子34に印加されたサージ電圧が確実に開放されるため、誤作動を防止でき正常に動作するサージ保護回路を実現することができる。

[0033]

、上記構成(1)および(2)の少なくともいずれかの構成が採用されることで、npnトランジスタ32がnpnトランジスタ33より先に確実に降伏(パンチスルー降伏またはアバランシェ降伏)するようにサージ保護回路が構成されていればよい。

[0034]

さらに、本実施の形態においては、npnトランジスタ32のベース領域であるp⁺拡散層21とnpnトランジスタ33のベース領域であるp型拡散層6bとは互いに異なる不純物拡散領域よりなっており、かつ互いに電気的に接続されている。これにより、npnトランジスタ32のベース領域の濃度とnpnトランジスタ33のベース領域の濃度とを互いに異なる濃度に制御可能である。また、npnトランジスタ32のベース領域の幅t2とnpnトランジスタ33のベース領域の幅t1とを互いに異なる幅に制御可能である。したがって、npnトランジスタ32のベース領域の構成により、容易にnpnトランジスタ32の耐圧をnpnトランジスタ33の耐圧よりも低くすることができ、正常に動作するサージ保護回路が容易に作成可能となる。

(実施の形態2)

図4は、本発明の実施の形態2におけるサージ保護回路を備えた半導体装置の 構成を概略的に示す断面図である。

[0035]

図4を参照して、本実施の形態における半導体装置は、npnhランジスタ32のベース領域とnpnhランジスタ33のベース領域とが同一のp型拡散層6bを共有している点において実施の形態1の構成と異なる。このため、n +拡散層8c、p +拡散層9a およびn +拡散層8bは、このp型拡散層6b内に形成されている。

[0036]

npnトランジスタ32のベース領域は、p型拡散層6bとp⁺拡散層9aとで構成されている。また、npnトランジスタ33のベース領域は、p型拡散層6bにより構成されている。この構成においては、npnトランジスタ32のベース領域の一番狭い領域はn⁺拡散層8bの図中横側のp型拡散層6bの領域で

あり、幅s1を有している。npnトランジスタ33のベース領域の一番狭い領域はn⁺拡散層8cの図中真下のp型拡散層6bの領域であり、幅t1を有している。そしてその幅s1は幅t1よりも狭い。また、p型拡散層6bがnpnトランジスタ32のベースとして機能する領域およびnpnトランジスタ33のベースとして機能する領域である。

[0037]

なお、これ以外の構成については図1~図3に示す実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0038]

本実施の形態においては、npnトランジスタ32のベース領域であるp型拡散層6bとnpnトランジスタ33のベース領域であるp型拡散層6bとは同一の不純物拡散領域よりなっている。このような構成であっても、npnトランジスタ32のベース領域の幅s1をnpnトランジスタ33のベース領域の幅t1 よりも狭くすることにより、npnトランジスタ32はnpnトランジスタ33 よりもパンチスルー降伏しやすくなる。したがって、正常に動作するサージ保護回路が形成可能となるとともに、不純物拡散領域の数が減少するので、半導体装置の製造工程が簡略化する。

(実施の形態3)

図5は、本発明の実施の形態3におけるサージ保護回路を示す回路図である。 【0039】

図5を参照して、サージ保護回路52は、npnトランジスタ37とpnpトランジスタ38と抵抗素子39とを備えている。pnpトランジスタ38のエミッタおよび抵抗素子39の一方は信号入力端子34および装置部分36に各々電気的に接続されている。npnトランジスタ37のベースとpnpトランジスタ38のコレクタとは互いに電気的に接続されていて、かつ接地電位35に各々電気的に接続されている。npnトランジスタ37のエミッタは、npnトランジスタ37のベースおよびpnpトランジスタ37のコレクタは、pnpトラに電気的に接続されている。npnトランジスタ37のコレクタは、pnpトラ

ンジスタ38のベースおよび抵抗素子39の他方の双方に電気的に接続されている。

[0040]

続いて、実施の形態3におけるサージ保護回路を備えた半導体装置の構成について説明する。

[0041]

図6は、本発明の実施の形態3におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。図7は図6のVII-VII線に沿った断面図である。

[0042]

図 6 および図 7 を参照して、半導体装置 6 2 において、たとえばシリコン単結晶よりなる半導体基板 9 2 の下部に p 「領域 1 が形成されている。 p 「領域 1 の上には注入拡散により n †拡散層 2 a、 2 b の各々が形成されている。この n †拡散層 2 a、 2 b の各々の上に n 工ピタキシャル層 4 a、 4 b の各々が形成されている。n 工ピタキシャル層 4 a、 4 b を取り囲むように、p †拡散層 3 c と p 型拡散層 6 c とが形成されている。これにより、n 工ピタキシャル層 4 a と n 工ピタキシャル層 4 b とは電気的に分離されている。また、n †拡散層 2 a と n †拡散層 2 b とは電気的に分離されている。

[0043]

このn⁺拡散層2bおよびn⁻エピタキシャル層4a内には、サージ保護回路を構成するnpnトランジスタ37とpnpトランジスタ38とが形成されている。npnトランジスタ37とpnpトランジスタ38とはエミッタ領域とベース領域とコレクタ領域を各々有している。

[0044]

npnhランジスタ37において、コレクタ領域は、 n^+ 拡散層2bと、 n^- エピタキシャル層4aと、 n^- エピタキシャル層4a内に形成された n^+ 拡散層8dとにより構成されている。ベース領域は、 n^- エピタキシャル層4a内に形成された p^+ 拡散層21と、 n^- エピタキシャル層4a内で p^+ 拡散層21と隣接するように形成された p^+ 拡散層6gと、そのp型拡散層6g内に形成された p^+ 拡

散層 9 g とで構成されている。エミッタ領域は、p [†]拡散層 2 1 内で p [†]拡散層 9 g と隣接するように形成された n [†]拡散層 8 e により構成されている。

[0045]

pnphランジスタ38において、エミッタ領域は、n エピタキシャル層 4 a 内に形成された p +拡散層 9 f で構成されている。ベース領域はn エピタキシャル層 4 a と n +拡散層 2 b とで形成されている。コレクタ領域は p 型拡散層 6 g と p +拡散層 9 g とで形成されている。

[0046]

なお、p型拡散層6gとp⁺拡散層9gとはp⁺拡散層9fの図中横側を取り囲むように半導体基板92の表面に形成されている。

[0047]

 n^- エピタキシャル層 4 b 内には、サージ保護回路を構成する抵抗素子 3 9 が 形成されている。抵抗素子 3 9 は、 n^- エピタキシャル層 4 b 内に形成された p^+ 拡散層 1 5 と、その p^+ 拡散層 1 5 内に形成された p^+ 拡散層 9 c、 9 d とで構成されている。

[0048]

なお、この構成において、npnトランジスタ37のベース領域の一番狭い領域はn⁺拡散層8eの図中真下のp⁺拡散層21の領域であり、幅t3を有している。pnpトランジスタ38のベース領域の一番狭い領域はp⁺拡散層9fの図中横側のn⁻エピタキシャル層4aの領域であり、幅s2を有している。そしてその幅t3は幅s2よりも狭い。また、p⁺拡散層21がnpnトランジスタ37のベースとして機能する領域であり、n⁻エピタキシャル層4aがpnpトランジスタ38のベースとして機能する領域である。npnトランジスタ37のベースとして機能する領域であるp⁺拡散層21と、pnpトランジスタ38のベースとして機能する領域であるp⁺拡散層21と、pnpトランジスタ38のベースとして機能する領域であるn⁻エピタキシャル層4aとは、互いに逆導電型の領域よりなっている。

[0049]

[0050]

半導体基板92表面を覆うように層間絶縁膜10が形成されている。層間絶縁膜10にはコンタクトホール11e~11jが各々形成されている。これにより、p⁺拡散層9cとp⁺拡散層9dとn⁺拡散層8dとp⁺拡散層9fとp⁺拡散層9gおよびn⁺拡散層8eとp⁺拡散層9hとの表面が露出されている。そして、コンタクトホール11e~11jの各々を介して上記の露出した各領域に電気的に接続するように層間絶縁膜10上に、たとえばドープトポリシリコンよりなる配線12d~12gが形成されている。これにより、p⁺拡散層8eとp⁺拡散層8dとが電気的に接続されていて、p⁺拡散層9gおよびn⁺拡散層8eとp⁺拡散層9hとが各々電気的に接続されている。配線12d~12gを覆うように層間絶縁膜16が形成されている。層間絶縁膜16にはコンタクトホール17a、17bが各々形成されている。そして、コンタクトホール17a、17b内に、たとえばドープトポリシリコンよりなる配線18が形成されている。これにより、配線12dと配線12fとが電気的に接続されている。

[0051]

続いて、本実施の形態におけるサージ保護回路の動作について説明する。

図5を参照して、サージ電圧が信号入力端子34に印加されると、npnトランジスタ37のエミッタ・コレクタ間の電圧が上昇することにより、npnトランジスタ37が降伏する。npnトランジスタ37が降伏すると、抵抗素子39の両端に電位差が生じて抵抗素子39に電流が流れ、pnpトランジスタ38の

ベースの電位が接地電位になる。これによりpnpトランジスタ38がONし、信号入力端子34に入力されたサージ電圧はpnpトランジスタ38を介して接地電位35に開放される。これにより、装置部分36にサージ電圧が印可されることが防止される。

[0052]

本実施の形態においては、npnトランジスタ37のベース領域であるp⁺拡散層21と、pnpトランジスタ38のベース領域であるn⁻エピタキシャル層4 aとは互いに逆導電型の領域よりなっている。これにより、npnトランジスタ37のベースの幅t3をpnpトランジスタ38のベースの幅s2よりも狭くすることで、npnトランジスタ32はnpnトランジスタ33よりもパンチスルー降伏しやすい構成となる。また、npnトランジスタ37のベースとして機能するp⁺拡散層21をpnpトランジスタ38のベースとして機能するp⁺拡散層21をpnpトランジスタ38のベースとして機能するn⁻エピタキシャル層よりも不純物濃度を高くすることで、npnトランジスタ37はpnpトランジスタ38よりもアバランシェ降伏しやすい構成となる。

[0053]

したがって、npnトランジスタ37がpnpトランジスタ38より先に確実に降伏(アバランシェ降伏またはパンチスルー降伏)するように構成されることで、サージ保護回路が正常に動作する。

[0054]

なお、本実施の形態においては、 p^+ 拡散層 21 の幅 t 3 が n^- エピタキシャル 層 4 a の幅 s 2 L りも狭い構成(1)と、 p^+ 拡散層 21 が n^- エピタキシャル層 4 a L りも高い不純物濃度を有する構成(2)との双方の構成を有する場合について説明したが、上記 2 つの構成(1)および(2)の少なくとも 1 つの構成を有していればよい。

(実施の形態4)

図8は、本発明の実施の形態4におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。

[0055]

図8を参照して、本実施の形態における半導体装置では、p⁺拡散層3cとp

型拡散層 6 c とにより n + 拡散層 2 b および n - エピタキシャル層 4 a から電気的に分離された n + 拡散層 2 c および n - エピタキシャル層 4 c が形成されている。 n - エピタキシャル層 4 c の表面には n + 拡散層 8 f が形成されていて、 n + 拡散層 8 f の表面が露出するようにコンタクトホール 1 1 q が開口されている。 コンタクトホール 1 1 q 内には配線 1 2 g が形成されていて、これにより、n + 拡散層 1 2 g が形成されていて、これにより、n + 拡散層 1 2 g が形成されていて、これにより、n + 拡散層 1 2 g が形成されている。

[0056]

なお、これ以外の構成については図5~図7に示す実施の形態3の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0057]

本実施の形態においては、npnトランジスタ37とpnpトランジスタ38とが形成されるn エピタキシャル層4aとは電気的に分離されたn エピタキシャル層4cに、npnトランジスタ37のエミッタおよびベースとpnpトランジスタ38のコレクタとが電気的に接続されている。これにより、半導体基板92の下部から電子が注入された場合に、電子はn エピタキシャル層4cの領域に吸収され、回路中に入り込むことが防止される。したがって、サージ保護回路が誤作動することを防止できる。

(実施の形態5)

図9は、本発明の実施の形態5におけるサージ保護回路を備えた半導体装置の 構成を概略的に示す断面図である。

[0058]

図9を参照して、本実施の形態における半導体装置において、pnphランジスタ38のエミッタ領域は、<math>n エピタキシャル層4 a の表面に形成されたp +拡散層22と、そのp +拡散層22内に形成されたp +拡散層9fとで構成されている。これにより、p +拡散層22はp +拡散層9fの周囲を取り囲んでおり、p n p トランジスタ38のベース領域であるn エピタキシャル層4 a p n 接合を構成している。なお、p +拡散層22は、p +拡散層21が形成される工程と同一

の工程により形成されている。

[0059]

なお、これ以外の構成については図5~図7に示す実施の形態3の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0060]

本実施の形態においては、p⁺拡散層22はp⁺拡散層9fの周囲を取り囲んでいる構成となっている。これにより、pnpトランジスタ38のpn接合面積が増加するので、より大量の電流を流すことができる。したがって、サージ保護回路がより大きなサージ電流に適応可能となる。

(実施の形態6)

図10は、本発明の実施の形態6におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。図11は図10のXI-XI線に沿った断面図である。

[0061]

図10および図11を参照して、本実施の形態における半導体装置は、n⁻エピタキシャル層4a内のnpnトランジスタ37とpnpトランジスタ38とが形成された領域の図中側部を取り囲み、かつ全周においてn⁺拡散層2bと接するようにn⁺拡散層13が形成されている。これにより、n⁻エピタキシャル層4a内のnpnトランジスタ37とpnpトランジスタ38とが形成された領域の図中側部および下部は、n⁺拡散層13およびn⁺拡散層2bによって取り囲まれている。n⁺拡散層13およびn⁺拡散層2bは、n⁻エピタキシャル層4aよりも不純物濃度が高い。

[0062]

なお、これ以外の構成については図5~図7に示す実施の形態3の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0063]

本実施の形態においては、n エピタキシャル層4a内のnpnトランジスタ

37とpnpトランジスタ38とが形成される領域の図中側部および下部が、n-エピタキシャル層4aよりも不純物濃度の高いn+拡散層13およびn+拡散層2bによって取り囲まれている。これにより、npnトランジスタ37のコレクタ領域およびpnpトランジスタ38のベース領域にサージ電圧が印加された場合に、サージ電流はn-エピタキシャル層4aからn+拡散層13およびn+拡散層2bへ流れやすくなる。したがって、サージ電流がn-エピタキシャル層4aからp-領域1およびp+拡散層3cおよびp型拡散層6cへ流れ込むことが抑止される。これにより、サージ電流のリークが防止され、サージ保護回路が誤作動することが防止される。

(実施の形態7)

図12は、本発明の実施の形態7におけるサージ保護回路を備えた半導体装置 の構成を概略的に示す断面図である。

[0064]

図12を参照して、本実施の形態における半導体装置は、npnトランジスタ37のベース領域とpnpトランジスタ38のコレクタ領域とが同一のp型拡散層6gを共有している点で実施の形態3と異なる。このため、p⁺拡散層9gおよびn⁺拡散層8eは、このp型拡散層6g内に形成されている。

[0065]

npnトランジスタ37のベース領域は、p型拡散層6gとp⁺拡散層9gとにより構成されている。この構成においては、npnトランジスタ37のベース領域の一番狭い領域は、n⁺拡散層8eの図中真下のp型拡散層6gの領域であり、幅t3を有している。幅t3は幅s2よりも狭い。また、p型拡散層6gがnpnトランジスタ37のベースとして機能する領域である。

[0066]

なお、これ以外の構成については図5~図7に示す実施の形態3の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0067]

本実施の形態においては、 n p n トランジスタ37のベース領域である p 型拡

散層6gとpnpトランジスタ38のコレクタ領域であるp型拡散層6gとは同一の不純物拡散領域よりなっている。このような構成であっても、npnトランジスタ37のベース領域の幅t3をpnpトランジスタ38のベース領域の幅s2よりも狭くすることにより、npnトランジスタ37はpnpトランジスタ38よりもパンチスルー降伏しやすくできる。したがって、正常に動作するサージ保護回路が形成可能となるとともに、不純物拡散領域の数を1つ減らすことができるので、半導体装置の製造工程が簡略化する。

(実施の形態8)

図13は、本発明の実施の形態8におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。図14は図13のXIV-XIV線に沿った断面図である。

[0068]

図13および図14を参照して、本実施の形態における半導体装置62では、 図5~図7に示す実施の形態3の構成と比較して抵抗素子39の構成において異 なる。

[0069]

抵抗素子39は、 n^+ 拡散層19aにより構成されており、npnhランジスタ37とpnphランジスタ38とが形成された n^- エピタキシャル層4a内に形成されている。この抵抗素子39となる n^+ 拡散層19aを電気的に分離するためのp型拡散層6iも n^- エピタキシャル層4a内に形成されている。これにより、 n^+ 拡散層19aはp型拡散層6iにより周囲を覆われている。

[0070]

この n + 拡散層 1 9 a と p 型拡散層 6 i とは、図 1 3 に示すように平面的に見ると n p n トランジスタ 3 7 と p n p トランジスタ 3 8 との形成領域の一方側から、その形成領域をう回して他方側へ達するように半導体基板 9 2 の表面に延在している。また図 7 において、n p n トランジスタ 3 7 と p n p トランジスタ 3 8 との形成領域の図中右側に形成されていた n + 拡散層 8 d は、本実施の形態では n p n トランジスタ 3 7 と p n p トランジスタ 3 8 との形成領域の図中左側に形成されている。

[0071]

なお、 n^+ 拡散層 1 9 a は、たとえば 1 0^{14} ~ 1 0^{15} 個 $/ c m^3$ の 濃度となるように A s (ヒ素)を p型拡散層 6 i の表面に注入することにより形成されている。 n^+ 拡散層 1 9 a と、 p^+ 拡散層 9 g と、 p^+ 拡散層 9 f と、 p^+ 拡散層 9 g および n^+ 拡散層 8 e および p^+ 拡散層 2 1 と、 n^+ 拡散層 8 d と、 p^+ 拡散層 9 h とは、 p^+ 大 で p^+ で p^+ 大 で p^+ で p^+ 大 で p^+ で p^+ で p^+ に p^+ で p^+ に p^+ で p^+ に p^+ で p^+ で

[0072]

なお、本実施の形態の半導体基板92内の構成については、図5~7に示す実施の形態3の半導体基板92内の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0073]

半導体基板92表面を覆うように層間絶縁膜10が形成されている。層間絶縁膜10にはコンタクトホール11k、11m、11n、11p、11y、11zが各々形成されている。これにより、n+拡散層19aと、p+拡散層9fと、p+拡散層9gおよびn+拡散層8eと、n+拡散層8dと、p+拡散層9hとの表面が露出されている。そして、コンタクトホール11k、11m、11n、11p、11y、11z内に、たとえばドープトポリシリコンよりなる配線12h~12kが形成されている。これにより、n+拡散層19aとp+拡散層9fとが電気的に接続されていて、p+拡散層9gおよびn+拡散層8eが電気的に接続されていて、n+拡散層80とn+拡散層19aとが電気的に接続されている。配線12h~12kを覆うように層間絶縁膜16が形成されている。層間絶縁膜16には、配線12iと配線12kとの表面を露出するように、図示しないコンタクトホールが各々形成されている。そして、コンタクトホール内に、たとえばドープトポリシリコンよりなる配線18(図13)が形成されている。これにより、配線12iと配線12kとが電気的に接続されている。

[0074]

本実施の形態においては、抵抗素子39を構成するn⁺拡散層19aは、npnトランジスタ37とpnpトランジスタ38とが形成されるn⁻エピタキシャル層4内に形成されており、かつn⁺拡散層19aはp型拡散層6iにより周囲

を各々覆われている。これにより、抵抗素子39を構成する n ⁺拡散層19 a を流れる電流は、p型拡散層6iにより n ⁻エピタキシャル層4内へリークすることが抑止される。したがって、npnトランジスタ37およびpnpトランジスタ38と電気的に分離して抵抗素子39を形成する必要がなくなる。したがって、素子面積が小さくなる。

(実施の形態9)

図15は、本発明の実施の形態9におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。図16は図15のXVI-XVI線に沿った断面図である。

[0075]

図15および図16を参照して、本実施の形態における半導体装置は、抵抗素子39が導電層20により形成されている。導電層20は、半導体基板92の表面より上に形成されており、たとえばフィールド酸化膜7の上に形成されている。導電層20は、たとえばドープトポリシリコンよりなる。また、本実施の形態においては、p型拡散層6iおよびn⁺拡散層19aは形成されていない。

なお、これ以外の構成については図13、図14に示す実施の形態8の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を 省略する。

[0077]

[0076]

本実施の形態においては、抵抗素子39は、npnトランジスタ37およびpnpトランジスタ38と完全に電気的に分離されるので、抵抗素子39にサージ電圧が印可された場合にも、npnトランジスタ37およびpnpトランジスタ38を形成している領域は影響を受けることはない。したがって、素子面積が小さくなるとともに、サージ保護回路が誤作動することが完全に防止される。

(実施の形態10)

図17は、本発明の実施の形態10におけるサージ保護回路を示す回路図である。

[0078]

図17を参照して、サージ保護回路53は、pnpトランジスタ40とpnp トランジスタ38と抵抗素子39とを備えている。pnpトランジスタ38のエ ミッタおよび抵抗素子39の一方は信号入力端子34および装置部分36に電気 的に接続されている。pnpトランジスタ40のベースとpnpトランジスタ3 8のベースとは互いに電気的に接続されている。pnpトランジスタ40のエミ ッタは、pnpトランジスタ40のベースおよびpnpトランジスタ38のベー スの双方に電気的に接続されている。抵抗素子39の他方は、pnpトランジス タ40のエミッタおよびpnpトランジスタ40のベースおよびpnpトランジ スタ38のベースに電気的に接続されている。pnpトランジスタ40のコレク タは、pnpトランジスタ38のコレクタおよび接地電位35に電気的に接続さ れている。

[0079]

続いて、実施の形態10におけるサージ保護回路を備えた半導体装置の構成に ついて説明する。

[0080]

図18は、本発明の実施の形態10におけるサージ保護回路を備えた半導体装 置の構成を概略的に示す断面図である。

[0081]

図18を参照して、半導体装置63において、たとえばシリコン単結晶よりな る半導体基板93の下部に、p⁻領域1が形成されている。p⁻領域1の上には注 入拡散によりn + 拡散層2が形成されている。このn + 拡散層2の上にn エピタ キシャル層4が形成されている。このn エピタキシャル層4の周囲を取り囲む ように、p⁻領域1上にp⁺拡散層3fとp型拡散層6pとが形成されている。

[0082]

このn⁺拡散層2およびn⁻エピタキシャル層4内には、サージ保護回路を構成 するpnpトランジスタ40とpnpトランジスタ38とが形成されている。p npトランジスタ40とpnpトランジスタ38との各々は、エミッタ領域とベ ース領域とコレクタ領域とを各々有している。

[0083]

1

 $p \, n \, p \, h \, j \, 2 \, j \, j \, 3 \, 4 \, 0$ において、エミッタ領域は、 n^- エピタキシャル層4内に形成された p^+ 拡散層 $2 \, 1 \, b \, b \, c$ 、その p^+ 拡散層 $2 \, 1 \, b \, d \, c$ 下成された p^+ 拡散層 $9 \, m \, b \, c$ で構成されている。ベース領域は、 n^- エピタキシャル層 $4 \, d \, c$ に形成された n^+ 拡散層 $8 \, b \, c$ 、 n^+ 拡散層 $2 \, b \, c$ で構成されている。コレクタ領域は、 n^- エピタキシャル層 $4 \, d \, c$ 内に形成された p^+ 拡散層 $2 \, 1 \, a \, b \, c$ 大のののでのでは、 n^- エピタキシャル層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成された p^+ 拡散層 $2 \, 1 \, a \, c$ を持まるように形成されている。

[0084]

p n p hランジスタ38において、エミッタ領域は、n エピタキシャル層4内に形成された p +拡散層9kで構成されている。ベース領域は、n エピタキシャル層4とn +拡散層2とで構成されている。コレクタ領域は、p 型拡散層6n と p +拡散層9n とで構成されている。

[0085]

[0086]

n エピタキシャル層4内には、抵抗素子を分離するためのp型拡散層6yが形成されていて、抵抗素子39は、p型拡散層6y内に形成されたn + 拡散層19cにより構成されている。図示しないが、このn + 拡散層19cとp型拡散層6yとは、平面的に見るとpnpトランジスタ40とpnpトランジスタ38との形成領域の一方側から、その形成領域をう回して他方側へ達するように半導体基板93の表面に延在している。

[0087]

なお、この構成において、pnphランジスタ40のベース領域の一番狭い領域は p^+ 拡散層 21aの図中横側の n^- エピタキシャル層 4の領域であり幅 s 3 を有している。pnphランジスタ38のベース領域の一番狭い領域は p^+ 拡散層 9 kの図中横側の n^- エピタキシャル層 4 の領域であり、幅 s 4 を有している。そしてその幅 s 3 は幅 s 4 よりも狭い。また、 n^- エピタキシャル層 4 がp n p

トランジスタ40のベースとして機能する領域であり、n⁻エピタキシャル層4がpnpトランジスタ41のベースとして機能する領域である。pnpトランジスタ40のベースとして機能する領域であるn⁻エピタキシャル層4と、pnpトランジスタ38のベースとして機能する領域であるn⁻エピタキシャル層4とは、同一の不純物拡散領域よりなっている。

[0088]

なお、 p^+ 拡散層 9 nが形成される工程と同一の工程により、 n^- エピタキシャル層 4 の表面には p^+ 拡散層 9 k が形成され、 p^+ 拡散層 2 1 b の表面には p^+ 拡散層 9 mが形成され、p 型拡散層 6 p の表面には p^+ 拡散層 9 p^+ が形成されている。 p^+ 拡散層 p^+ ない p^+

[0089]

半導体基板93表面を覆うように層間絶縁膜10が形成されている。層間絶縁膜10にはコンタクトホール11 r~11 x が各々形成されている。これにより、 n ⁺拡散層19cと p ⁺拡散層9kと p ⁺拡散層9nと p ⁺拡散層9mと n ⁺拡散 層8と p ⁺拡散層9hとの表面が露出されている。そして、コンタクトホール11 r~11 xの各々を介して上記の露出した各領域に電気的に接続するように層間絶縁膜10上に、たとえばドープトポリシリコンよりなる配線12m、12 n、12 y、12 z が形成されている。これにより、n ⁺拡散層19cと p ⁺拡散層9kとが電気的に接続されていて、p ⁺拡散層9mと n ⁺拡散層8と n ⁺拡散層19 c とが各々電気的に接続されている。配線12m、12 n、12 y、12 z を覆うように層間絶縁膜16が形成されている。層間絶縁膜16にはコンタクトホール17e、17f が各々形成されている。そして、コンタクトホール17e、17f が各々形成されている。そして、コンタクトホール17e、17f 内に、たとえばドープトポリシリコンよりなる配線18が形成されている

。これにより、配線12mと配線12zとが電気的に接続されている。

[0090]

続いて、本実施の形態におけるサージ保護回路の動作について説明する。

図17を参照して、サージ電圧が信号入力端子34に印加されると、pnpトランジスタ40のエミッタ・コレクタ間の電圧が上昇することにより、pnpトランジスタ40が降伏する。pnpトランジスタ40が降伏すると、抵抗素子39の両端に電位差が生じて抵抗素子39に電流が流れ、pnpトランジスタ38のベースの電位が接地電位になる。これによりpnpトランジスタ38がONし、信号入力端子34に入力されたサージ電圧はpnpトランジスタ38を介して接地電位35に開放される。これにより、装置部分36にサージ電圧が印可されることが防止される。

[0091]

本実施の形態においては、半導体装置63は図17の回路を有している。これにより、pnpトランジスタ40が降伏することによりpnpトランジスタ38は〇Nし、信号入力端子34に印加されたサージ電圧を接地電位35に開放することができる。したがって、pnpトランジスタ40がpnpトランジスタ38よりも降伏しやすい構成にすることにより、サージ保護回路を正常に動作させることができる。

[0092]

本実施の形態においては、pnpトランジスタ40のベース領域の幅s3は、フィールド酸化膜7により自由に制御可能である。したがって、幅s3を幅s4よりも狭くすることにより、pnpトランジスタ40がpnpトランジスタ38よりもパンチスルー降伏しやすい構成を容易に作成できる。

(実施の形態11)

図19は、本発明の実施の形態11におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。

[0093]

図19を参照して、本実施の形態における半導体装置は、半導体基板93の主表面に形成されたn⁻エピタキシャル層4内にn型拡散層5が形成されている。

n型拡散層 5 は n エピタキシャル層 4 よりも不純物濃度が高い。 n 型拡散層 5 は p + 拡散層 2 1 b の周囲を取り囲むように形成されていて、かつ n 型拡散層 5 と p 型拡散層 6 n とは n エピタキシャル層 4 内の主表面に互いに隣接している。また、 p + 拡散層 2 1 a は形成されていない。

[0094]

pnpトランジスタ40において、ベース領域は、n⁻エピタキシャル層4内に形成されたn型拡散層5で構成されている。コレクタ領域は、n⁻エピタキシャル層4内に形成されたp型拡散層6nと、p型拡散層6n内に形成されたp⁺拡散層9nとで形成されている。この構成においては、pnpトランジスタ40のベース領域の一番狭い領域は、p型拡散層6nの図中横側のn型拡散層5の領域であり幅s3を有している。その幅s3は幅s4よりも狭い。また、n型拡散層5がpnpトランジスタ40のベースとして機能する領域である。n型拡散層5がpnpトランジスタ40のベースとして機能する領域である。n型拡散層5はたとえば約10¹²個/cm³オーダーの不純物濃度となるようにn⁻エピタキシャル層4の表面にBを注入することにより形成される。

[0095]

なお、これ以外の構成については図17に示す実施の形態10の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0096]

本実施の形態においては、pnpトランジスタ40のベース領域の幅s3は、フィールド酸化膜7により自由に制御可能である。したがって、幅s3を幅s4よりも狭くすることにより、pnpトランジスタ40がpnpトランジスタ38よりもパンチスルー降伏しやすい構成を容易に作成できる。

[0097]

また、本実施の形態においては、pnpトランジスタ40のベースとして機能するn型拡散層5はpnpトランジスタ38のベースとして機能するn⁻エピタキシャル層4よりも高い不純物濃度を有している。これにより、pnpトランジスタ40はpnpトランジスタ38よりもアバランシェ降伏しやすい構成を有している。

(実施の形態12)

図20は、本発明の実施の形態12におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。

[0098]

図20を参照して、本実施の形態における半導体装置は、p⁺拡散層21aが形成されていない。これにより、pnpトランジスタ40において、コレクタ領域は、n⁻エピタキシャル層4内に形成されたp型拡散層6nと、p型拡散層6n内に形成されたp⁺拡散層9nとで形成されている。また、pnpトランジスタ40のエミッタ領域であるp⁺拡散層21bとコレクタ領域であるp型拡散層6nとは、互いにフィールド酸化膜7をはさむように半導体基板93の主表面に形成されている。

[0099]

なお、これ以外の構成については図17に示す実施の形態10の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0100]

本実施の形態においては、p⁺拡散層21aが形成されていない。しかし、p npトランジスタ40のベース領域の幅s3は、フィールド酸化膜7により自由に制御可能である。したがって、幅s3を幅s4よりも狭くすることにより、p npトランジスタ40がpnpトランジスタ38よりもパンチスルー降伏しやすい構成を容易に作成できる。したがって、正常に動作するサージ保護回路が形成可能となるとともに、不純物拡散領域の数が減少するので、半導体装置の製造工程が簡略化する。

(実施の形態13)

図21は、本発明の実施の形態13におけるサージ保護回路を示す回路図である。

[0101]

図21を参照して、サージ保護回路54は、pnpトランジスタ41とnpnトランジスタ42とを備えている。pnpトランジスタ41のベースとnpnト

ランジスタ42のコレクタとが信号入力端子34および装置部分36に電気的に接続されている。pnpトランジスタ41のベースは、pnpトランジスタ41のエミッタおよびnpnトランジスタ42のコレクタに電気的に接続されている。pnpトランジスタ41のコレクタはnpnトランジスタ42のベースに電気的に接続されている。npnトランジスタ42のエミッタは接地電位35に電気的に接続されている。

[0102]

続いて、実施の形態13におけるサージ保護回路を備えた半導体装置の構成に ついて説明する。

[0103]

図22は、本発明の実施の形態13におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。図23は図22のXXIIII-XXII I線に沿った断面図である。

[0104]

図22および図23を参照して、半導体装置64において、たとえばシリコン単結晶よりなる半導体基板94の下部に、p⁻領域1が形成されている。p⁻領域1の上には注入拡散によりn⁺拡散層2が形成されている。このn⁺拡散層2の上にn⁻エピタキシャル層4が形成されている。このn⁻エピタキシャル層4が形成されている。このn⁻エピタキシャル層4の周囲を取り囲むように、p⁻領域1上にp⁺拡散層3iとp型拡散層6rとが形成されている。

[0105]

この n + 拡散層 2 および n - エピタキシャル層 4 内には、サージ保護回路を構成する p n p トランジスタ4 1 と n p n トランジスタ4 2 とが形成されている。 p n p トランジスタ4 1 と n p n トランジスタ4 2 との各々は、エミッタ領域とベース領域とコレクタ領域とを各々有している。

[0106]

pnphランジスタ41において、エミッタ領域は、n エピタキシャル層4内に形成されたp +拡散層21cと、そのp +拡散層21c内に形成されたp +拡散層9rとで構成されている。ベース領域は、n エピタキシャル層4と、n +拡

散層 2 とで構成されている。コレクタ領域は、n エピタキシャル層 4 内に形成された p +拡散層 2 1 d と、n エピタキシャル層 4 内に形成された p 型拡散層 6 t とで構成されている。

[0107]

npnトランジスタ42において、コレクタ領域は、n⁻エピタキシャル層4内に形成されたn⁺拡散層8hと、n⁻エピタキシャル層4と、n⁺拡散層2とで形成されている。ベース領域は、p型拡散層6tで構成されている。エミッタ領域は、p型拡散層6t内に形成されたn⁺拡散層8gで構成されている。

[0108]

これにより、pnpトランジスタ41のコレクタ領域であるp⁺拡散層21dと、npnトランジスタ42のベース領域であるp型拡散層6tとは、互いに同じ導電型に形成されていて、かつ互いに電気的に接続されている。また、pnpトランジスタ41のエミッタ領域であるp⁺拡散層21cとベース領域であるn⁻エピタキシャル層4との接合部は、フィールド酸化膜7の一方端に接しており、かつコレクタ領域であるp⁺拡散層21dとベース領域であるn⁻エピタキシャル層4とのpn接合部は、フィールド酸化膜7の他方端に接している。

[0109]

また、この構成においては、pnpトランジスタ41のベース領域の一番狭い領域は、p⁺拡散層21dの図中横側のn⁻エピタキシャル層4の領域であり、幅 s5を有している。npnトランジスタ42のベース領域の一番狭い領域は、n ⁺拡散層8gの図中真下のp型拡散層6 tの領域であり、幅 t 4を有している。 そしてその幅 s 5 は幅 t 4 よりも狭い。また、n ⁻エピタキシャル層4がpnp トランジスタ41のベースとして機能する領域であり、p型拡散層6 t がnpn トランジスタ42のベースとして機能する領域である。

[0110]

層21dと、p⁺拡散層9rと、n⁺拡散層8hとは半導体基板94の主表面に形成されたフィールド酸化膜7によって各々電気的に分離されている。

[0111]

半導体基板 94 表面を覆うように層間絶縁膜 10 が形成されている。層間絶縁膜 10 にはコンタクトホール 25 a ~ 25 d が各々形成されている。これにより、 p^+ 拡散層 9 z と p^+ 拡散層 8 g と p^+ 拡散層 9 r と p^+ な 世 されている。そして、コンタクト 25 a ~ 25 d の各々を介して上記の露出した各領域に電気的に接続するように層間絶縁膜 10 上に、たとえばドープトポリシリコンよりなる配線 12 p、12 q が形成されている。これにより、 p^+ 拡散層 9 z と p^+ 拡散層 p^+ g と p^+ 放散層 p^+ g と p^+ 放散層 p^+ k 放 層 p^+ k 放 電気的に接続されている。

[0112]

続いて、本実施の形態におけるサージ保護回路の動作について説明する。

図21を参照して、サージ電圧が信号入力端子34に印加されると、pnpトランジスタ41のエミッタ・コレクタ間の電圧が上昇することにより、pnpトランジスタ41が降伏する。pnpトランジスタ41が降伏すると、npnトランジスタ42がONする。npnトランジスタ42がONする。npnトランジスタ42がONすると、信号入力端子34に入力されたサージ電圧はnpnトランジスタ42を介して接地電位35に開放される。これにより、装置部分36にサージ電圧が印可されることが防止される。

[0113]

本実施の形態においては、pnpトランジスタ41のベース領域の幅s5は、フィールド酸化膜7により自由に制御可能である。したがって、幅s5を幅t4よりも狭くすることにより、pnpトランジスタ41がnpnトランジスタ42よりもパンチスルー降伏しやすい構成を容易に作成できる。

(実施の形態14)

図24は、本発明の実施の形態14におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。

[0114]

図24を参照して、本実施の形態における半導体装置は、半導体基板94の主表面に形成されたn⁻エピタキシャル層4内にn型拡散層5が形成されている。n型拡散層5はn⁻エピタキシャル層4よりも不純物濃度が高い。n型拡散層5はp⁺拡散層21cの周囲を取り囲むように形成されていて、かつn型拡散層5とp型拡散層6tとはn⁻エピタキシャル層4内の主表面に互いに隣接している。また、p⁺拡散層21dは形成されていない。

[0115]

pnpトランジスタ41において、ベース領域は、n゚エピタキシャル層4内に形成されたn型拡散層5で構成されている。コレクタ領域は、n゚エピタキシャル層4内に形成されたp型拡散層6tで形成されている。この構成においては、pnpトランジスタ41のベース領域の一番狭い領域は、p型拡散層6tの図中横側のn型拡散層5の領域であり幅s5を有している。その幅s5は幅t4よりも狭い。また、n型拡散層5がpnpトランジスタ41のベースとして機能する領域である。pnpトランジスタ41のコレクタ領域であるp型拡散層6tと、npnトランジスタ42のベース領域であるp型拡散層6tとは互いに同じ導電型に形成されていて、かつ互いに共通である。

[0116]

なお、これ以外の構成については図21~図23に示す実施の形態13の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0117]

本実施の形態においては、pnpトランジスタ41のベース領域であるn型拡散層 5 と、npnトランジスタ42のベース領域であるp型拡散層 6 t とは互いに逆導電型の領域よりなっている。これにより、pnpトランジスタ41のベースの幅 s 5 をnpnトランジスタ42のベースの幅 t 4 よりも狭くすることで、pnpトランジスタ41はnpnトランジスタ42よりもパンチスルー降伏しやすい構成となる。また、pnpトランジスタ41のベースとして機能するn型拡散層 5 をnpnトランジスタ42のベースとして機能するp型拡散層 6 t よりも不純物濃度を高くすることで、pnpトランジスタ41はnpnトランジスタ4

2よりもアバランシェ降伏しやすい構成となる。

[0118]

なお、本実施の形態においては、図1、図5、図17の回路を有する半導体装置の場合について説明したが、本発明はこのような場合に限られるものではなく、信号入力端子に電気的に接続され、かつ第1のトランジスタと第2のトランジスタとを有するサージ保護回路を備えた半導体装置であればよい。また、不純物拡散領域の形成方法については、本実施の形態における条件に限られるものではなく、他の条件であってもよい。

[0119]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0120]

【発明の効果】

以上により、本発明の半導体装置は、第1のトランジスタのベース領域の一番狭い領域が第2のトランジスタのベース領域の一番狭い領域とは異なる幅を有する構成により、第1のトランジスタが第2のトランジスタよりも降伏しやすくなるようにされている。したがって、サージ電圧が信号入力端子に印加された場合に、第1のトランジスタが降伏することにより第2のトランジスタが〇Nし、それにより信号入力端子に印加されたサージ電圧が開放されるような回路が構成されることにより、正常に動作するサージ保護回路を備える半導体装置となる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態1におけるサージ保護回路を示す回路図である。
- 【図2】 本発明の実施の形態1におけるサージ保護回路の構成を概略的に示す平面図である。
 - 【図3】 図2のIII-II線に沿った断面図である。
 - 【図4】 本発明の実施の形態2におけるサージ保護回路を備えた半導体装

置の構成を概略的に示す断面図である。

- 【図5】 本発明の実施の形態3におけるサージ保護回路を示す回路図である。
- 【図6】 本発明の実施の形態3におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。
 - 【図7】 図6のVII-VII線に沿った断面図である。
- 【図8】 本発明の実施の形態4におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。
- 【図9】 本発明の実施の形態5におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。
- 【図10】 本発明の実施の形態6におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。
 - 【図11】 図10のXI-XI線に沿った断面図である。
- 【図12】 本発明の実施の形態7におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。
- 【図13】 本発明の実施の形態8におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。
 - 【図14】 図13のXIV-XIV線に沿った断面図である。
- 【図15】 本発明の実施の形態9におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。
 - 【図16】 図15のXVI-XVI線に沿った断面図である。
- 【図17】 本発明の実施の形態10におけるサージ保護回路を示す回路図である。
- 【図18】 本発明の実施の形態10におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。
- 【図19】 本発明の実施の形態11におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。
- 【図20】 本発明の実施の形態12におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。

- 【図21】 本発明の実施の形態13におけるサージ保護回路を示す回路図である。
- 【図22】 本発明の実施の形態13におけるサージ保護回路を備えた半導体装置の構成を概略的に示す平面図である。
 - 【図23】 図22のXXIII-XXIII線に沿った断面図である。
- 【図24】 本発明の実施の形態14におけるサージ保護回路を備えた半導体装置の構成を概略的に示す断面図である。


【符号の説明】

1 p⁻領域、2,2a~c,8,8a~8h,13,19a,19c n⁺拡散層、3a,3c,3f,3i,9a~d,9f~h,9k,9m,9n,9r,9z,15,21,21a,21b,21c,21d,22 p⁺拡散層、4,4a,4b,4c n⁻エピタキシャル層、5 n型拡散層、6a~c,6g,6i,6n,6p,6r,6t,6y p型拡散層、7 フィールド酸化膜、8,8a~8h,19a,19c n⁺拡散層、10,16 酸化膜、11a~k,11m,11n,11p~z,17a,17b,17e,17f,25a~d コンタクトホール、12a~k,12m,12n,12p,12q,12y,12z,18 配線、20 導電層、32,33,37,42 npnトランジスタ、34 信号入力端子、35 接地電位、36 装置部分、38,40,41 pnpトランジスタ、39 抵抗素子、51~54 サージ保護回路、61~64 半導体装置、91~94 半導体基板。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】



【図23】



【図24】



【書類名】

要約書

【要約】

【課題】 正常に動作するサージ保護回路を備える半導体装置を提供する。

【解決手段】 本発明のサージ保護回路を備える半導体装置は、信号入力端子34に電気的に接続され、かつnpnトランジスタ32とnpnトランジスタ33とを有するサージ保護回路51を備えた半導体装置であって、npnトランジスタ32のベースの一番狭い領域がnpnトランジスタ33のベースの一番狭い領域とは異なる幅を有する構成を有することにより、npnトランジスタ32がnpnトランジスタ33よりも降伏しやすくなるように構成されている。

【選択図】

図 1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社

出願人履歴情報

識別番号

[000162320]

1. 変更年月日 1990年 8月24日

[変更理由]

新規登録

住 所

東京都渋谷区松濤2丁目20番4号

氏 名

協栄産業株式会社